Common-Stop

siehe auch:

getriggerte Messungen, Common-Start, Time-to-Digital Converter (TDC), Koinzidenzmessung

‍

In der Pikosekunden-Zeitmessung beschreibt eine Common-Stop-Architektur ein Messparadigma, bei dem die Kausalität der Erfassung gewissermaßen umgekehrt wird: Zeitintervalle werden relativ zu einem gemeinsamen Trigger-Signal (dem „Gate“ oder „Stop“) gemessen, das chronologisch nach den zu untersuchenden Messimpulsen am Time-to-Digital Converter (TDC) eintrifft. Bei diesem Setup fungieren die Signale auf den einzelnen Eingangskanälen als individuelle Starts, während das gemeinsame Trigger-Signal alle laufenden Messungen zeitgleich beendet.

Funktionsprinzip: Der „Look-Back“-Ansatz Mathematisch betrachtet erfasst ein Common-Stop-System negative relative Zeitdifferenzen ($\Delta t = t_{start} - t_{stop}$). Da der TDC im Vorfeld nicht wissen kann, wann (oder ob überhaupt) ein Stop-Signal eintrifft, müssen die fortlaufend eintreffenden Start-Ereignisse auf den Eingangskanälen in den internen Ringpuffern (FIFOs) der Hardware zwischengespeichert werden. Trifft das Common-Stop-Signal ein, fungiert es als Referenzzeitpunkt ($t_0$). Das System blickt nun in einem definierten Zeitfenster in die Vergangenheit zurück und extrahiert alle Start-Ereignisse, die in diesem Intervall registriert wurden.

Timing-Diagramm eines Common-Stop-TDCs, das den Look-Back-Ansatz zeigt, bei dem Start-Ereignisse durch einen verzögerten Stop extrahiert werden.

Abbildung 1: Der Look-Back-Ansatz. Der Common-Stop-Trigger setzt die absolute Referenzzeit (t₀), wodurch der TDC gültige, in der Vergangenheit liegende Start-Ereignisse aus seinem Puffer extrahieren kann.

Warum Common-Stop? (Datenreduktion und Rauschunterdrückung) Der entscheidende Vorteil einer Common-Stop-Architektur liegt in der drastischen Datenreduktion bei Experimenten mit asymmetrischen Raten. Wenn beispielsweise zufällige Detektionsereignisse extrem häufig auftreten (hohes Hintergrundrauschen oder hoher Dunkelstrom), das validierende Makro-Ereignis jedoch selten ist, würde ein Common-Start-Setup die Datenübertragung (PCIe) mit irrelevanten Zeitstempeln überlasten. Der Common-Stop-Trigger agiert stattdessen als asynchroner Hardware-Filter: Nur wenn auf das unregelmäßige Start-Ereignis ein gültiger Stop folgt, wird das Datenpaket für die CPU generiert.

Blockschaltbild eines Aufbaus für verzögerte Koinzidenzmessung, bei dem Signale aus Teilchendetektoren durch einen verzögerten Trigger validiert werden.

Abbildung 2: Bei verzögerten Koinzidenzmessungen erzeugt eine externe Logik ein verspätetes Common-Stop-Signal, das ausschließlich die relevanten, zuvor gepufferten Teilchen-Ereignisse im TDC validiert.

Typische Anwendungsfelder Common-Stop-Setups sind essenziell, wenn seltene, aber kausal verknüpfte Ereignisse aus einem dichten Hintergrundrauschen isoliert werden müssen. Dazu gehören:

  • Hochenergie- und theoretische Kernphysik (z. B. Detektion von Zerfallskaskaden oder Myonen)
  • Verzögerte Koinzidenzmessungen (Delayed Coincidence)
  • Teilchendetektoren mit komplexen Trigger-Logiken, bei denen die Validierung eines Ereignisses längere Berechnungszeiten der vorgeschalteten Elektronik erfordert, weshalb der Trigger verzögert am TDC ankommt.

‍