Totzeit

Die Totzeit (engl. Dead Time) bezeichnet das Zeitintervall unmittelbar nach der Registrierung eines Ereignisses, in dem ein Messsystem (Detektor, Diskriminator, TDC oder schneller ADC) nicht in der Lage ist, nachfolgende Signale zu erfassen oder zu verarbeiten. In der zeitaufgelösten Messtechnik, Flugzeit-Massenspektrometrie (ToF-MS) und Einzelphotonenzählung (TCSPC) führt Totzeit möglicherweise zu systematischen Zählverlusten, spektralen Verzerrungen und limitiert die maximal verarbeitbare Ereignisrate.

Aufgrund der Totzeit kann die tatsächlich vom System gemessene Zählrate kleiner sein als die wahre Rate der Ereignisse, die auf den Detektor treffen. Um in solche einem Fall die wahre Zählrate zu bestimmen, muss das Totzeitverhalten des Detektors verstanden und korrigiert werden.

Grundlegende Totzeitmodelle

In der Signalerfassung und Strahlungsmesstechnik unterscheidet man zwischen zwei mathematischen Grundmodellen:

• Nicht-verlängerbare Totzeit (Non-Paralyzable Model, auch Not-updating Dead Time genannt):
  Ereignisse, die während der laufenden Totzeit τ eintreffen, werden nicht detektiert. Sie verlängern zudem auch nicht die Totzeit. Nach Ablauf von τ ist das System sofort wieder bereit für das nächste Ereignis.
  Die Beziehung zwischen wahrer Ereignisrate R und gemessener Zählrate m lautet:
  
  m = R / (1 + R · τ) bzw. R = m / (1 − m · τ)
  
  Bei sehr hohen Zählraten nähert sich die gemessene Rate asymptotisch dem Sättigungswert m_max = 1/τ.
  
  Die digitale Logik, Latches und Interpolationsstufen eines TDCs arbeiten prinzipbedingt nicht-verlängerbar.
  
• Verlängerbare Totzeit (Paralyzable / Extendable, auch Updating Dead Time genannt):
  Trifft während einer aktiven Totzeit ein weiteres Signal ein, wird dieses ebenfalls nicht registriert, startet das Totzeitintervall τ jedoch von Neuem.
  Die gemessene Zählrate folgt der Exponentialfunktion:
  
  m = R · e^{(−R · τ)}
  
  Wird die Eingangsrate zu hoch (R >> 1/τ), bricht die gemessene Zählrate drastisch ein, da sich die Totzeiten gegenseitig überlappen und das System vollständig blockiert (Paralyse).
  
  In der gesamten Messkette vor dem TDC (Detektor und Komparator/Diskriminator) kann es bei extrem hohen Ereignisraten zu einem Verhalten kommen, das einer verlängerbaren Totzeit entspricht.

Totzeit bei Time-to-Digital Convertern (TDCs)

Bei TDCs und TimeTaggern wird die Totzeit durch Schaltungsdesign, Pufferarchitektur und Datenübertragung bestimmt:

• Kanalbezogene Doppelpulsauflösung (Inter-Hit Dead Time): Definiert den kleinstmöglichen zeitlichen Abstand zweier aufeinanderfolgender Ereignisse auf demselben physikalischen Eingangskanal. Bei ASIC- und FPGA-basierten cronologic TDCs (wie dem xTDC4 oder xHPTDC8-PCIe) liegt diese Doppelpulsauflösung im Bereich weniger Nanosekunden.
• Unabhängige Mehrkanalerfassung (0 ns Inter-Channel Dead Time): Signale auf getrennten Kanälen werden vollkommen unabhängig verarbeitet. Eintreffende Ereignisse auf unterschiedlichen Kanälen erzeugen gegenseitig keinerlei Totzeit und können absolut zeitgleich erfasst werden.
• Flankenerfassung & Time-over-Threshold (ToT): Werden steigende und fallende Signalflanken erfasst (z. B. zur Pulshöhen- oder Time-Walk-Kompensation), ist die minimale messbare Pulsbreite durch die interne Flanken-Umschaltzeit bestimmt.
• Lückenloses Streaming ohne Auslese-Totzeit: Historische TDCs mussten die Erfassung für Konvertierungszyklen und Register-Auslesevorgänge unterbrechen. Moderne cronologic TDCs arbeiten verlustfrei im Streaming-Betrieb: Interne FIFOs fangen statistische Hit-Bursts ab, während die generierten Zeitstempel kontinuierlich und ohne Messunterbrechung über PCIe-DMA übertragen werden.
  

Totzeit bei schnellen ADCs & Digitizern

High-Speed-Digitizer tasten Signale mit mehreren Gigasamples pro Sekunde (GS/s) kontinuierlich ab. Totzeiten entstehen hierbei primär durch Bandbreitenengpässe oder unzureichende Pufferung:

• Echtzeit-Nullunterdrückung (Zero Suppression): Um bei kontinuierlicher Abtastung mit z. B. 5 bis 6,4 GS/s eine Überlastung der Datenpfade und daraus resultierende Pufferüberläufe (Totzeiten) zu verhindern, analysiert die integrierte FPGA-Logik der cronologic Ndigo-Serie das Signal in Echtzeit. Nur Signalanteile, die eine einstellbare Triggerschwelle überschreiten (inklusive Pre- und Post-Trigger-Abtastwerten), werden extrahiert. Rauschpausen werden ohne Totzeit verworfen.
• Lückenlose PCIe-DMA-Übertragung: Die extrahierten Pulse werden per Direct Memory Access kontinuierlich mit mehreren Gigabyte pro Sekunde in den Host-Speicher gestreamt. Dadurch entfallen frame- oder segmentbezogene Wartezeiten zwischen aufeinanderfolgenden Pulsen.
• Hardware-Averaging: Bei sich wiederholenden Signalformen akkumuliert der Digitizer Messungen direkt im FPGA. Dies reduziert das Datenvolumen drastisch und verhindert messunterbrechende Datenstaus.
  

Zusammenspiel: Detektortotzeit vs. Elektroniktotzeit

In der Praxis setzt sich die Gesamttotzeit aus Detektor- und Elektronikanteilen zusammen:

• Detektortotzeit: Wiederauflade- und Quenchzeiten von SPADs, Sättigungseffekte bei MCPs, Totzeiten von Photomultipliern (PMT) oder Abklingzeiten von Szintillatormaterialien.
• Elektroniktotzeit: Komparator-Schaltzeiten, TDC-Doppelpulsauflösung, FIFO-Kapazitäten und Schnittstellenbandbreiten.

Die Auswahl von geeigneten Detektoren mit möglichst kleiner Totzeit spielt folglich eine entscheidende Rolle. Denn bei extrem hohen Ereignisraten kann es, wie oben erwähnt, in der Messkette zu Effekten kommen, die einer verlängerbaren Totzeit entsprechen:

• Das Signal bleibt über der Schaltschwelle: Der TDC benötigt zwingend einen Signalübergang, um einen Zeitstempel auszulösen. Wenn Detektorpulse eine endliche Abklingzeit (Fall Time) haben und ein weiterer Puls eintrifft, bevor das Signal die Komparatorschwelle wieder unterschritten hat, bleibt der Komparatorausgang durchgehend auf High. Wenn viele Pulse schnell aufeinander folgen, bleibt das Signal dauerhaft über der Schwelle – das System generiert somit keine neuen Flanken mehr und blockiert (Paralyse-Effekt).

Durch optimierte ASIC-Eingangsstufen, kurze Doppelpulsauflösung und kontinuierliches PCIe-DMA-Streaming stellen cronologic TDCs und ADCs sicher, dass die Ausleseelektronik die Messung nicht limitiert und Zählverluste rein durch die Physik des Sensors bestimmt werden.

‍